(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-177278

(43)公開日 平成6年(1994)6月24日

(51) Int.Cl.5 HOIL 23/12 23/50

庁内整理番号 識別記号

FI

技術表示箇所

U 9272-4M

X 9272-4M 9355-4M

H01L 23/12

N Q

9355-4M

審査請求 未請求 請求項の数1(全 4 頁)

(21)出願番号

特願平4-351674

(71)出願人 000003193

凸版印刷株式会社

東京都台東区台東1丁目5番1号

平成 4年(1992)12月8日 (22)出願日

(72)発明者 大房 俊雄

東京都台東区台東一丁目5番1号 凸版印

剧株式会社内

(72)発明者 塚本 健人

東京都台東区台東一丁目5番1号 凸版印

刷株式会社内


(74)代理人 弁理士 市之瀬 宮夫

(54)【発明の名称】 半導体装置の製造方法

(57) 【要約】

多層化配線パターンのVIAホールがめっき 【目的】 金属で完全に埋め込まれ、動作不良等の不具合の生じな い、信頼性の高い半導体装置の製造方法を提供する。

【構成】 リードフレームのアイランド上に、絶縁層と 導体パターンが順次積層された半導体装置の製造方法に おいて、めっき用基板1に予め形成した後で除去可能な 導電層2上に、第1層の導体パターン5と絶縁層6を順 次設けるとともに、絶縁層6を貫通するホール8を設 け、前記基板1側から導通をとり電解めっきによって前 記ホール8に金属を埋め込むことによりVIAホール9 を形成し、その上に導電層10を形成した後、第2層の 導体パターン11を形成し、さらにその上に絶縁層を設 けるとともにVIAホールを形成し、こうして作製した 多層配線パターンの前記基板1及び導電層2を最後に剥 離除去してリードフレームのアイランド上に貼り合せ る。



2

【特許請求の範囲】

【請求項1】 リードフレームの中心部に形成されたアイランド上、または、該アイランドとその周囲に形成されたインナーリード上に、絶縁層と導体パターンが順次 積層された半導体装置の製造方法において、基板上に後で除去可能な導電層を設け、該導電層の上に絶縁層と導体パターンを順次設けるとともに、前記絶縁層を貫通するホールを設け、前記基板側から導通をとり電解めつきによって前記ホールに金属を埋め込むことにより、各層間の導通をとるためのVIAホールを形成し、最後に前記基板及び導電層を剥離除去することを特徴とする半導体装置の製造方法。

1

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に 関し、特にリードフレームのアイランド上、又は当該ア イランドとその周囲のインナーリード上に絶縁層と導体 パターンが順次積層された半導体装置の製造方法に関す るものである。

[0002]

【従来の技術】従来、多層配線回路基板上に半導体素子を搭載してなる混成集積回路が例えば特開平1-209735号に開示されている。

【0003】かかる混成集積回路は、セラミックス基板上に、ポリイミド等からなる絶縁層と金又はアルミニウム等の金属からなる配線層とを順次パターン化し積層していくことにより多層配線回路基板を形成し、所定の場所に設けたコンタクトホールを介して半導体素子を接続してなるものである。

[0004]

【発明が解決しようとする課題】一般に上記の如く、絶縁層と配線層とを順次パターン化し積層して多層化する場合、各層間の導通をとるためのVIAホールを形成する必要がある。

【0005】従来の技術では、フォトエッチング等の手 段で形成した絶縁層を貫通するホールにめっきを施して VIAホールを形成していたが、ホールにめっきを施す 場合、まず無電解めっきでホールの表面全体に薄く銅め っきを付け、このまま無電解めっきでめっき膜を厚くし ていくか、あるいは電解めっきでめっき膜を厚くしてい く必要があり、しかも無電解めっきの前に必らず表面に パラジウム等の触媒を付与する必要があった。また、こ の方法では、貫通ホールをめっきで完全に埋め込むこと は困難であり、多層化したときにホール内に空気が入っ ていると、これが加熱時に膨張してパターンが劣化し、 断線等により電子部品としての信頼性を損なう不具合を 生じる。したがって、多層化をする場合、絶縁層となる 樹脂でめっきを施したVIAホールを埋め込む必要があ るが、VΙΑホールの直径が 100μm程度以下のものに なると、樹脂による埋め込みが困難となり、埋め込めな い部分が相当数発生し、多層化したときにそこに空気が 入り、上記不具合を生じる。

【0006】本発明は上記従来の課題に鑑みなされたもので、VIAホールをその径の大小にかかわらずめっきで完全に埋め込むことが出来、多層化しても何ら不具合の生じない、信頼性の向上を可能とする半導体装置の製造方法を提供することを目的とする。

[0007]

【課題を解決するための手段】上記課題を解決するため、本発明に係る半導体装置の製造方法は、リードフレームの中心部に形成されたアイランド上、または、該アイランドとその周囲に形成されたインナーリード上に、絶縁層と導体パターンが順次積層された半導体装置の製造方法において、基板上に後で除去可能な導電層を設け、該導電層の上に絶縁層と導体パターンを順次設けるとともに、前記絶縁層を貫通するホールを設け、前記基板側から導通をとり電解めっきによって前記ホールに金属を埋め込むことにより、各層間の導通をとるためのVIAホールを形成し、最後に前記基板及び導電層を剥離20 除去することを特徴としている。

[0008]

【作用】本発明においては、基板上に後で除去可能な導電層を設け、この導電層の上に設けた絶縁層を貫通するホールを形成し、前記基板側から導通をとり電解めつきによって前記ホールに金属を埋め込むことによりVIAホールを形成するので、VIAホールをその径の大小にかかわらずめっきで完全に埋め込むことが出来る。したがって、多層化してもVIAホール内に空気が入った状態で多層化されることはなくなり、動作不良等、従来の30 空気による不具合も生じないため、信頼性の向上が図れる。

[0009]

【0010】図1は本発明の一実施例を工程順に示す断 面図である。

【0011】まず、めっき用基板1に後で除去可能な導電層2を形成する(同図(a)参照)。めっき用基板1としてはステンレス板(例えばSUS 304など)等を用40 いることが出来る。後で除去可能な導電層2は例えば無電解銅めっきにより形成することが出来、厚さは 0.5~1.0μm程度の範囲が望ましい。

【0012】次に、上記基板1の導電層2上にスピンナー等でめっき用レジストを一様に塗布し、これに所望のパターンを焼付け、現像して不要なレジストを除去することにより、レジストパターン3を形成する(同図

(b) 参照)。めっき用レジストには、市販品のたとえば、東京応化工業(株)製PMER(商品名)等を使用することが出来る。次いで、電解銅めっき等による厚さ 50 5~ $15\,\mu$ m程度のパターンめっき 4 を行い(同図(c)

3

参照) レジストパターン3を剥離除去することによ り、第1層の導体パターン5を形成する(同図(d)参 照)。

【0013】次に、ポリイミド等の樹脂を上記導体バタ ーン5の上に塗設して絶縁層6を設ける(同図(e)参 照)。

【0014】次いで、各層間の導通を取るためのVIA ホールを形成するが、具体的には、同図(f)に示す如 く、VIAホールのパターンを形成したマスク7を用い てエキシマレーザ等で焼付けることにより、絶縁層6に ホール8を形成し、前記基板1側から導通をとり、電解 めっきによって上記ホール8に金属(例えば電解銅めっ きを行った場合には当然のことながら銅である)を堆積 させることによりVIAホール9を形成する(同図

(g) 参照)。この方法によれば、VIAホール9をそ の径の大小にかかわらずめっきで完全に埋め込むことが 出来る。

【0015】次に、再度、基板全体に後で除去可能な第 2の導電層10を無電解銅めっき等により形成し(同図 (h) 参照)、この上に前述と同様にめっきレジストの 20 パターニング、パターンめっき及びレジストパターンの 剥離除去を行ない、第2層の導体パターン11を形成 し、該パターンの形成されていない部分に露出した上記 導電層10をエッチングによって除去する(同図

(i), (j)参照)。無電解銅めっき層の場合は例え ば塩化第2鉄溶液等で簡単にエッチング除去することが 出来る。こうして形成した第2層の導体パターン11の 上に前記絶縁層6と同様の第2の絶縁層を設け、さらに 前述と同様な方法にてVIAホールを形成する(同図 (k) 参照)。

【0016】なお、本発明方法において、VIAホール を形成する際に、貫通ホールがめっき金属で完全に埋め 込まれた状態に達したかどうかを検知する、すなわち、 めっきの終点を検知することが必要になるが、この方法 としては、例えば、VIAホールを形成する絶縁層の上 に導電層及びめっきレジスト層を先に形成しておいてか ら、めっきを行ない、上記導電層と前記基板1との抵抗 値の変化をモニターすることにより、めっきの終点を自 動的に検知することが可能である。

【0017】以上のようにして、導体パターン及び絶縁 **屬をそれぞれ2層とする構造が出来上がるが、さらに多** 層構造とする場合には、例えば図2に示すように、第3 層の導体パターン12の形成、第3の絶縁層の塗設及び VIAホールの形成、第4層の導体パターン13の形 成、第4の絶縁層の塗設及びVIAホールの形成(同図 (a) ~ (c) 参照) というように、導体パターンの形 成工程と絶縁層の塗設及びVIAホールの形成工程とを 順次繰り返して行なう。形成したVIAホールはめっき 金属で完全に埋め込まれているので、こうして多層化し ても、VIAホール内に空気が入った状態で多層化され 50 8 ホール 4

ることはない。第3層の導体パターン12及び第4層の 導体パターン13等は、前述した如く、導電層の形成、 めっきレジストのパターニング、パターンめっき、レジ ストパターンの剥離除去、及び表面に露出した導電層の 除去を行なうことによって形成することが出来る。

【0018】このようにして、第1層~第4層の各導体 パターン及び絶縁層を順次積層し、必要なVIAホール を形成して作製した多層パターン(図2(c)参照) を、反転した上で、導電性の接着剤シート14を介して リードフレームのアイランド15上に貼り合わせ、表面 に位置する第1層導体パターンの基板1を剥離し、さら に露出する導電層2を前述の方法と同様にしてエッチン グによって除去する(同図(d)参照)ことにより、図 示したような多層配線パターンを形成したマルチチップ モジュール用の半導体装置が出来上がる。なお、本実施 例では、上記の如く、作製した多層パターンを最後に反 転してリードフレームに貼り合わせているが、これは形 成する導体パターンによって異なり、必ずしも反転を必 須とするものではない。

【0019】また、本実施例では、導体パターン及び絶 縁層が各4層からなる多層構造を示したが、本発明方法 がこれに限定されるものではないことは言うまでもな 11

[0020]

【発明の効果】以上詳細に説明したように、本発明によ れば、基板上に後で除去可能な導電層を設け、この導電 層の上に絶縁層と導体パターンを順次設けるとともに、 前記絶縁層を貫通するホールを設け、前記基板側から導 通をとり電解めっきによって前記ホールに金属を埋め込 30 むことにより各層間の導通をとるためのVIAホールを 形成するため、VIAホールをその径の大小にかかわら ずめっきの金属で完全に埋め込むことが出来るので、V IAホール内に空気が入った状態で多層化されることは なくなり、動作不良等、従来の空気による不具合も全く 生じないため、電子部品としての信頼性が著しく向上す るという優れた効果を奏する。

【図面の簡単な説明】

【図1】本発明の一実施例を工程順に示す断面図であ る。

【図2】本発明の一実施例を工程順に示す断面図であ 40 る。

【符号の説明】

- 1 めっき用基板
- 2,10 導電層
- 3 レジストパターン
- 4 パターンめっき
- 5 第1層の導体パターン
- 絶縁層
- マスク

(4)

特開平6-177278

6

- 9 VIAホール
- 11 第2層の導体パターン
- 12 第3層の導体パターン

- 13 第4層の導体パターン
- 14 接着剤シート
- 15 リードフレームのアイランド

【図1】

5

(a) (b) (c) (d) (d) (e) (e) (f) (k) (g) (g) (h)

[図2]

